Synopsys SpyGlass CDC 学习 (一)

SpyGlass工具简介 目前包含:SpyGlass Lint, CDC, RDC, DFT ADV, Power.  是业界RTL Signoff 的重要工具.      SpyGlass 的一些基本概念 1.Rule:  是SpyGlass 进行RTL分析的最小单位. 2.Goal: 是一系列相关Rule的集合,组合起来完成RTL分析的某个特定任务. user可以用GuideWare定义好的G…

VCS 编译仿真方法总结

1. VCS/VCSMX 一般仿真步骤 VCS仿真可以分成两步法或三步法, 对Mix language, 必须用三步法。仿真前要配置好synopsys_sim.setup文件,里边有lib mapping等信息。设置环境变量’setenv SYNOPSYS_SIM_SETUP /xxx/xxx/synopsys_sim.setup’. VCS对应的waveform工具有DV…

从原子结构,半导体,PN结到MOS管和CMOS

离开校园太久了,再加上工作上确实很少用到,现在基本上把半导体基础的物理知识忘得差不多了. 这两天把这些内容复习下,把脑子里缺的这块拼图补起来,此是前话。下面的内容大多是摘自不同的网页,取其精华形成系统。 原子结构 原子由原子核和围绕原子核旋转的电子构成。如果将原子比作一棒球场,那么原子核大大小不比一个棒球大,但原子的所有重量都集中在原子核上,而电子只相当于棒球场上的苍蝇,所占空间相比来说也是极小的…

维特比译码器(Viterbi Decoder)硬件架构(三)–硬件结构描述及RTL源代码

1. 综述 发展到现在,Viterbi译码器的硬件结构以及很成熟了。这里要描述的Viterbi译码器采用了一个成熟的规整化的硬件的硬件架构,可根据配置寄存器来对: LTE,NB-IOT及GSM/GPRS/EDGE中使用的卷积码进行译码。 支持tail-bits和tail-biting两种形式。 前向回溯的滑窗技术可以减小幸存路径的缓存器深度. 可配的网格结构支持约束长度为4~7,编码效率为1/2,…

维特比译码器(Viterbi Decoder)硬件架构(二)–卷积码解码算法

1.网格图(Trellis Diagram) 网格图(Trellis Diagram)是卷积解码用到的概念,是理解解码过程的基础。网格图是由按时间顺序排列的状态结点矩阵, 每一列代表当前时刻的所有状态,最左侧第一列代表初始状态(t=0),第二列代表第一个输入进入编码器后的转移状态。红色路径表示输入是0时的转移路径,蓝色表示输入为1时的转移路径。如下图所示, t=1时刻,只有两个从初始状态过来的转移…

维特比译码器(Viterbi Decoder)硬件架构(一)–卷积码及编解码算法介绍

1. 卷积码(convolution code) 卷积码在无线通信里用的非常广泛,通常卷积码编码器开始工作前都要进行初始化,按编码器的初始状态不同可以分为两类: 1.1 末尾补零卷积码(Tail-bits): 通常卷积码编码器开始工作时都要进行初始化,编码开始前将编码器的所有寄存器单元都进行清零处理。而在编码结束时,需要添加0到码流末尾(Tailed Termination),使编码器状态归零, …

H.265/HEVC视频编码标准总结

目录 1.HEVC的Profiles(档次),Levels(级别),Tier(层) 1.1 HEVC的Profiles(档次) 1.2 HEVC Levels(级别)和Tiers(层)  2.HEVC的分层结构 2.1 分层结构概述 2.2 VCL 2.2 NAL  2.2.1 NAL unit 头包含的信息: 2.2.2 VCL-NALU和non VCL-NALU具体类型如下…