从原子结构,半导体,PN结到MOS管和CMOS

离开校园太久了,再加上工作上确实很少用到,现在基本上把半导体基础的物理知识忘得差不多了. 这两天把这些内容复习下,把脑子里缺的这块拼图补起来,此是前话。下面的内容大多是摘自不同的网页,取其精华形成系统。

原子结构

原子由原子核和围绕原子核旋转的电子构成。如果将原子比作一棒球场,那么原子核大大小不比一个棒球大,但原子的所有重量都集中在原子核上,而电子只相当于棒球场上的苍蝇,所占空间相比来说也是极小的。原子核带正电荷,电子带负电荷。原子内正电荷和负电荷数量相等,所以原子整体是中性的。电子围绕原子核运动,和地球围绕太阳远行相似。在核的引力作用下,电子分成几层(又叫能带 energy band)按完全确定的轨道运行,而且各层所能容纳的电子数目也有一定规律。以硅元素为例,原子核周围的14个电子组成三层环,围绕原子核运动。从里往外数,第一层环上有其2个电子,其余依次为8、4个电子。凡是环上的电子数为2、8、18时.这些环上的电子总是比较稳定的,这类元素一般形成绝缘体。若环上的电子数不等于以上各数时,这些环上的电子总是不太稳定。于最外层的价电子离核比较远,所受引力最小,所以最容易受外界影响而形成自由电子。导体和半导体都是靠最外层的自由电子进行导电的。

而每个原子除了吸引自己的价电子外,还吸引相邻原子的价电子。因此,两个相邻原子的价电子便成对地存在。这一对电子同时受这两个原子核的吸引,为它们所“共有”。这两个相邻原子也通过这个电子对被联系在一起。这样,电子对就好像起了键(联结)的作用,我们叫它共价键。每一个硅原子以其4个价电子与其他4个硅原子的价电子组成4个共价键而达到稳定状态。在理想情况下,硅晶体中所有的价电子都织成了电子对,因此没有自由电子,这时硅晶体是不易导电的。纯硅晶体也不是像绝缘体一样完全不导电,所以这类固态成为半导体。在外力作用下电子会逃脱共价键,形成空穴和自由电子,均被称作载流子。以硅晶体结构为例:

硅晶体共价键结构

半导体

半导体有以下特性:1)热敏性,随着环境温度变化,它的导电能力变化很大。2)光敏性,收到光照时,有的半导体导电率迅速降低。3)掺杂特性,金属掺入少量杂质会增大电阻,而半导体掺入少量的特定杂质哪怕只有几十万分之一的特定杂质,电阻率就可能下降到原来的几百分之一。

我们知道,水流大小是由水分子的移动形成的,水是水流的载流子;同样,带电荷的可移动粒子是电流的载流子。由于受到共价键的束缚,原子核(带正电荷)和电子(带负电荷)都不可移动的,所以硅的导电性能比较差。
 
硅晶体的共价键并不是非常坚固,由于受到温度、光、磁等能量的激发作用,极少的电子获得足够的能量,可以摆脱共价键的束缚,带负电荷的电子便可以移动了,支持了电流的形成。这个电子离开原子后,共价键就少了一个电子,留下一个空位置(我们称为空穴),该原子同时变成了带正电荷的离子。因为这种带正电荷的离子都有一个空穴,我们不如将空穴视为带正电荷的“粒子”(实际上空穴不是粒子,但是原子有空穴,就代表此处有正电荷)。
 
这种由于热激发产生了一对“自由电子”和“空穴”的过程,称为本征激发。自由电子带负电荷,空穴带正电荷。自由电子和空穴都是半导体的载流子。
同理,自由电子和空穴也可以复合。

杂质半导体
掺入杂质的半导体称为杂质半导体。
由于本征导电性能差,如果参入+5价或者+3价的原子,可以大大提高其导电性能。
比如,掺入+5价的磷原子后,磷的4个电子和周围4个硅原子形成共价键,还剩有1个电子,由于不受共价键束缚可以自由移动,这种杂质半导体称为N型半导体。N代表负极性Negetive,由于引入了1个自由电子,所以称为N型半导体。
同理,掺入+3价的硼原子后,硼的3个电子和周围4个硅原子形成共价键的话,会出现一个空穴,这种杂质半导体称为P型半导体。P代表正极性Positive。

PN结

PN结

将P型半导体和N型半导体放在一起后,在它们的接触面会形成PN结。
PN结最显著的特点是:电流单向导通。
我们都在初中物理中都学过扩散原理。由于浓度不均匀而产生的粒子定向运动,叫做扩散。
当把P型半导体和N型半导体结合在一起后,虽然原子受共价键作用不能移动,但是空穴和自由电子是可以移动的。于是,在接触面附近的电子和空穴会向对方区域移动而复合消失。

​扩散运动

在接触面附近,失去电子和空穴的原子变成了带电离子,但由于共价键束缚不可移动,便形成了一个内部电场。

内电场形成

这个内电场形成后,反过来又阻止扩散运动。最后会达到一个动态的平衡。中间这个内电场区域,因为只有离子也叫空间电荷区。内电场形成的电势阻止了电子和空穴的扩散、复合,在PN之间形成了一道壁垒,所以又称为势垒区。这就是PN结的形成过程。

提一下,由于内电场的作用,使载流子产生的运动,叫做漂移运动。PN结内,漂移运动方向和扩散运动是相反的。

PN结最显著的特点是:电流正向导通,反向截止。
给PN结外加正向电压时,我们称为正向偏置,简称正偏
正偏状态下,外加的电场会削弱内电场的壁垒作用,空间电荷区变窄,电子和空穴穿越空间电荷区会容易些。在外电场的持续作用下,便可以形成持续的电流。外电场越大,电流越大。

PN结正偏导通

给PN结外加反向电压时,我们称为反向偏置,简称反偏

反偏状态下,外加场会增强内电场的壁垒作用,空间电荷区变宽,电子和空穴更加难以进入空间电荷区,不能形成持续的电流。

​PN结反偏截止

MOS场效应管

MOSFET: Metal Oxide Semiconductor Field Effect Transistor. 我们知道一般三极管是由输入的电流控制输出的电流。但对于场效应管,其输出电流是由输入的电压(或称电场)控制,可以认为输入电流极小或没有输入电流,这使得该器件有很高的输入阻抗,同时这也是我们称之为场效应管的原因。 

MOS管的基本结构

增强型NMOS的结构图如图所示,在参杂浓度较低的P型硅衬底上,制作两个高参杂浓度的N型沟槽。分别用金属从两个N型沟槽中引出两个电极分别作为源极S和漏极D(此时的源极和漏极在结构上没有区别是可以互换的)。然后在半导体的表面覆盖一层很薄的SiO2绝缘层。在漏源极间的绝缘层上再装上一个金属电极;作为栅极G。另外在衬底上也引出一个电极B。MOS管的衬底已经和源极连在了一起,此时源极S和漏极D就有了区别,不能再互换了。

工作原理(以N沟道增强型为例)

(1) VGS=0时,不管VDS极性如何,其中总有一个PN结反偏,所以不存在导电沟道. VGS=0,ID=0,VGS必须大于0管子才能工作

(2) VGS>0时,在SiO2介质中产生一个垂直于半导体表面的电场,排斥P区多子空穴而吸引少子电子。当VGS达到一定值时P区表面将形成反型层把两侧的N区沟通,形成导电沟道。
VGS>0→g吸引电子→反型层→导电沟道
VGS↑→反型层变厚→ VDS ↑→ID↑

(3) VGS≥VT时而VDS较小时: VDS↑→ID ↑  ,   VT为开启电压,是在VDS作用下开始导电时的VGS。VT = VGS – VDS

​(4) VGS>0且VDS增大到一定值后,靠近漏极的沟道被夹断,形成夹断区。VDS↑→ID不变

MOS管预夹断的形成

设想VDS=0时,ID=0,SiO2绝缘层与导电沟道之间的电场是均匀分布的,即从D到S的导电沟道一样厚。但是导电沟道作为导体的一部分,一定是有电阻的。随着VDS的增加,ID的增大,靠近S端的电势会比靠近D处的电势要低。这里很重要的一点是在这个过程中SiO2平面上各个点的电势是均匀的,所以在导电沟道不同点与SiO2之间的电场强度是不一样的。

如果以S端的电势为0的话,随着ID的不断增大,D点的电势会达到VGS-VGSTH。此时VG与VD之间的电势差为VGSTH,此时靠近D点处的电势差恰好达到可以产生导电沟道的情况,于是在D极处就开始出现如下图所示的预夹断。

随着ID的继续增大,预夹断的点会不断往左移动,如下图所示。但是无论如何移动,预夹断点与G之间的电压差保持为|VGSTH|。另外非常重要的一点是,在预夹断的区域内,纵向的电势差不足以出现导电沟道,但是由于DS间的电势差都落在了这段预夹断区域内(即D极至夹断点区域内,且方向是从D极横向指向夹断点),于是夹断区内有很强的横向电场。于是当载流子到达夹断区边沿时,会被电场拉出,从D极输出。所以预夹断并不是不能导电,反而可以很好地完成导电。

预夹断的过程中ID为什么不变

有了以上认识就可以解释为什么在预夹断过程中VDS继续增大,ID的值可以保持不变。在进入预夹断之后,VDS继续增大的过程中,夹断点不断向S极移动,但是保持了夹断点和S极之间的电压保持不变(数值上等于|VGSTH|)。即增加的VDS的电压全部落在了夹断区内。(这里有一点没法从原理上解释,但是可以从结果反推,就是虽然导电沟道的长度在缩短,但是电阻值没有什么变化)于是ID的值保持不变。

当反向电压达到一定程度的时候就出现了反向击穿,场效应管就坏了。
场效应管的特性曲线

图左侧为漏极输出特性曲线,右侧为转移特性曲线。

特性曲线中在VGS=-4V的曲线下方可以成为截止区,该区域的情况是VGS还没有到达导电沟道导通电压,整个MOS管还没有开始导电。

可变电阻区又称为放大区,在VDS一定的的情况下ID的大小直接受到VGS的控制,且基本为线性关系。注意三极管中的放大区和MOS管的放大区有很大区别,不能觉得是相似的。

恒流区又称为饱和区,此时ID大小只收到VGS的控制,VDS变化过程中ID的大小不变

CMOS管

Complementary metal–oxide–semiconductor

CMOS是芯片的最基本的构成单位。它由绝缘场效应晶体管组成,由于只有一种载流子,因而是一种单极型晶体管集成电路,其基本结构是一个N沟道MOS管和一个P沟道MOS管。

CMOS Inverter

由于两管栅极工作电压极性相反,故将两管栅极相连作为输入端,两个漏极相连作为输出端,如图所示,则两管正好互为负载,处于互补工作状态。
当输入低电平(Vi=Vss,A=0)时,PMOS管导通,NMOS管截止,输出高电平(Q=1)。 ·
当输入高电平(Vi=VDD, A=1)时,PMOS管截止,NMOS管导通,输出为低电平(Q=0)。
两管如单刀双掷开关一样交替工作,构成反相器。

CMOS NAND和NOR

CMOS NAND的剖面结构如下:

CMOS制作过程

参考网页:

 简书:半导体和PN结https://www.jianshu.com/p/85b11fd95077

 百度文库:半导体和PN结https://wenku.baidu.com/view/080b5b1052d380eb62946d66.html

 百度文库:PN结及半导体基础知识https://wenku.baidu.com/view/c9c3a829915f804d2b16c106.html

 知乎:绝缘体、半导体、良导体、超导体这些材料的内在不同是什么?https://www.zhihu.com/question/52739451/answer/131826475

CSDN : 三极管和MOS管工作原理详解https://blog.csdn.net/techexchangeischeap/article/details/71430330

什么是MOS管?MOS管结构原理图解http://www.diangon.com/wenku/rd/yuanqijian/201704/00037848.html

wikipedia : https://en.wikipedia.org/wiki/CMOS

阅读:158

发表评论

电子邮件地址不会被公开。 必填项已用*标注