使用CVS仿真的两个简单的Makefile

在Linux/Unix下,提交RTL仿真常用的有两种方法,一个靠perl脚本,一个靠Makefile。当然更多的是将两者组合到一块来用。这里分享下我用过的两个功能比较简单的Makefile。 1. 编译纯verilog DUT+TB 在这个Makefile中, CODE_PATH是dut的源文件存放路径。 filelist 文件名为file.f。case名字是通过TEST变量在command li…

VCS 编译仿真方法总结

1. VCS/VCSMX 一般仿真步骤 VCS仿真可以分成两步法或三步法, 对Mix language, 必须用三步法。仿真前要配置好synopsys_sim.setup文件,里边有lib mapping等信息。设置环境变量’setenv SYNOPSYS_SIM_SETUP /xxx/xxx/synopsys_sim.setup’. VCS对应的waveform工具有DV…